| Elemento | Valor |
|---|---|
| Núcleo | Cortex-M4F |
| Frecuencia máxima | 108 MHz |
| Flash | 128 KB |
| SRAM | 16 KB |
| ADC / DAC | ADC de 12 bits, DAC disponible |
| Canales ADC | Múltiples canales multiplexados |
| DMA | DMA multicanal |
| Temporizadores | Temporizadores de propósito general y avanzados |
| Comunicaciones | USART, SPI, I2C |
| USB | USB OTG de velocidad completa |
| Encapsulado | LQFP-64 |
| Alimentación | 2.6–3.6 V |
| Modos de energía | Activo, suspensión, espera de bajo consumo |
Punto: El Cortex-M4F de 108 MHz con flash de espera cero posiciona al dispositivo como un MCU de rango medio con capacidad en tiempo real. Evidencia: un equilibrio de 128 KB de flash / 16 KB de SRAM es típico para una complejidad de firmware moderada. Explicación: los diseñadores obtienen una fuerte capacidad DSP de punto fijo y punto flotante para bucles de control y fusión de sensores, pero los límites de flash/SRAM exigen un presupuesto de memoria cuidadoso para pilas grandes, bibliotecas o huellas de RTOS.
Punto: La reproducibilidad requiere configuraciones exactas de placa, reloj y cadena de herramientas. Evidencia: Las pruebas se realizaron en una placa de desarrollo representativa con un cristal de 8 MHz, PLL a 108 MHz, VCC = 3.3V, estado de espera de flash establecido en 0.
Cadena de herramientas: arm-none-eabi-gcc -mcpu=cortex-m4 -mthumb -mfpu=fpv4-sp-d16 -mfloat-abi=hard -O3 -flto.
Punto: Defina las cargas de trabajo con precisión. Evidencia: CoreMark (un solo hilo, 10 iteraciones), Dhrystone (tiempo de ejecución fijo), memcpy (1 KiB–64 KiB), FFT (1024/2048 puntos), latencia de interrupción, rendimiento de ADC y USB FS bulk (paquetes de 1024 bytes).
Métricas: Puntuaciones brutas, normalizadas por MHz y energía por operación (µJ/op).
CoreMark/MHz medido ≈ 2.67; Dhrystone/MHz ≈ 1.31.
Punto: Los números medidos de CPU y memoria revelan el rendimiento práctico. Evidencia: Rendimiento de Memcpy: ~200 MB/s desde SRAM, ~55–70 MB/s desde flash de espera cero. Explicación: ejecutar rutas críticas desde SRAM produce ganancias de memcpy de 2 a 3 veces; habilitar flash de espera cero elimina penalizaciones importantes, pero los bucles cerrados aún se benefician de la ubicación en RAM.
Punto: El rendimiento de los periféricos y la potencia son factores clave de integración. Evidencia: ADC de disparo único medido ~210 ksps; el ADC sostenido impulsado por DMA alcanzó ≈400 ksps. UART ≈1.5 Mbps; SPI con DMA ~18 Mbps; USB FS bulk ≈1.1 MB/s. Potencia: corriente activa a 108 MHz ≈24 mA (≈79 mW a 3.3V). Explicación: El DMA reduce drásticamente la carga de la CPU; optimice las ráfagas de muestreo y la suspensión entre ráfagas para diseños de batería.
-O3, -flto y hard-float para ganancias de ~6–8%.section(".data_ram").Punto: El GD32F350RBT6 ofrece una sólida plataforma Cortex-M4F de 108 MHz con características de flash de espera cero que producen un rendimiento competitivo de CPU y periféricos. Evidencia: CoreMark medido ≈ 288, ADC DMA ≈ 400 ksps, USB FS ≈ 1.1 MB/s y potencia activa en decenas de milivatios. Recomendación final: enfocarse primero en la normalización de CoreMark y la latencia de interrupción en su caso de uso objetivo.
Búsqueda sugerida: "GD32F350RBT6 CoreMark results", "GD32F350RBT6 ADC throughput", "GD32F350RBT6 USB performance".